Berkunjung ke MDF telkom teladan :D abaikan wajah saya broh.. :D

FLIP-FLOP T

T Flip-flop merupakan rangkaian flip-flop yang telah di buat  dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. Berikut adalah gambar tabel kebenaran gerbang logika dan symbol dari T Flip - flop.

CRS FLIP-FLOP

CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

FLIP-FLOP D

Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D flip-flop berikut.

FLIP-FLOP JK

Dari tutorial sebelumnya kita sekarang tahu bahwa dasar gated SR NAND flip flop menderita dua masalah dasar: nomor satu , S = 0 dan R = 0 kondisi ( S = R = 0 ) harus selalu dihindari , dan nomor dua , jika S atau perubahan R negara sedangkan mengaktifkan input tinggi tindakan menempel benar tidak mungkin terjadi . Kemudian untuk mengatasi dua masalah desain dasar ini dengan desain SR flip-flop ,

FLIP-FLOP RS

FLIP-FLOP RS

Kondisi masukan yang kedua adalah RS = 01 berarti bahwa suatu pemicu diterapkan pada masukan S. Seperti kita ketahui, hal ini mengeset flip-flop dan menghasilkan keluaran Q bernilai 1. Kondisi masukan yang ketiga adalah RS = 10 ini menyatakan bahwa suatu pemicu diterapkan pada masukan R. Keluaran Q yang dihasilkan adalah 0. Kondisi masukan RS = 11 merupakan masukan terlarang. Kondisi ini berarti menerapkan suatu pemicu pada kedua masukan S dan R pada saat yang sama. Hal ini merupakan suatu pertentangan karena mengandung pengertian bahwa flip flop RS kek gitu.